Схемы с памятью

 

 


Схема с памятью – это схема, в которой выходные сигналы Y=(y1,…,ymопределяются не только совокупностью входных сигналов X=(x1,…,xn), но и совокупностью состояний элементов памяти M=(m1,…,mk). Возможность запоминать промежуточные состояния, позволяет использовать информацию для дальнейших преобразований. Получение выходных сигналов в такой схеме происходит с помощью входных сигналов в момент времени t и сигналов элементов памяти в предыдущий момент времени (t-1).

Примерами схем с памятью являются всевозможные последовательные и параллельные регистры, счетчики и др. 

В качестве простейшего элемента памяти используют схемы, способные сохранять в течение необходимого времени один разряд двоичного числа (ноль или единицу). В современных ЭВМ таким элементом является триггерТриггер является основным устройством, способным запоминать информацию. Он имеет два устойчивых состояния – 1 или 0. Наибольшее распространение получили полупроводниковые триггеры, выпускаемые в виде интегральных микросхем и представляющие собой двухкаскадные усилители постоянного тока с положительной обратной связью.

  

а) б) в)

Рис. 2.2. Простейший RS-триггер.

а) условное обозначение; б) схема из двух вентилей НЕ-ИЛИ; в) диаграмма сигналов

Перевод триггера из одного состояния в другое осуществляется подачей положительных или отрицательных импульсов на коллектор одного или другого транзистора. Один из двух имеющихся входов принимают устанавливающим триггер в состояние 1 и называют S входом (от англ. Set - установить), а другой, устанавливающий (сбрасывающий) триггер в состояние 0, называют входом R (от англ. Reset - сбросить). Такой триггер получил название RS-триггера. Его условное обозначение показано на рис. 2.2 (а). Выход Q’ называется инверсным, т.е. его значение является инверсией выхода Q.

RS-триггеры обычно строятся на двух базовых логических элементах (вентилях) – либо «НЕ-ИЛИ», рис. 2.2 (б), либо на двух «НЕ-И». Поясним работу этого триггера.

После поступления сигнала 1 на вход S триггер переключается в состояние 1, если он был в состоянии 0, или сохраняет 1 на выходе Q, если он уже находился в этом состоянии. Соответственно при поступлении 1 на вход R триггер переключается в 0 или сохраняет это состояние. Исходное состояние триггера (сразу после включения и при отсутствии сигналов 1 на входах S и R) не определено, оно является случайной величиной. Таким образом, триггер функционирует в соответствии с таблицей истинности, приведенной в таблице 2.119, диаграмма сигналов (рис. 2.2, (в)) графически иллюстрирует работу триггера.

Триггеры разделяются по способу записи информации на асинхронные и синхронные. Состояние (выходной сигнал)асинхронного триггера может изменяться в любой момент – тогда, когда придет входной сигнал. В синхронном триггере состояние может меняться только в определенные моменты времени – тогда, когда поступает дополнительный синхронизирующий сигнал. Рассмотренный RS-триггер является асинхронным.

Таблица 2.9. Таблица истинности RS-триггера




S

R

Q

Q’

0

0

без изменений

без изменений

0

1

0

1

1

0

1

0

1

1

не определено

не определено

 

 

 

 

 

 

 

 

 

 

 

 



Рис. 2.3. Синхронный RS-триггер.

Однако очень часто необходимо «давать команду на запоминание» в определенные моменты времени. Для достижения этой цели схема, представленная на рис. 2.2 (б) требует модификации. На рис. 2.3 изображен синхронный RS-триггер. Данный триггер имеет дополнительный синхронизирующий вход (стробирующий вход20), на который поступают сигналы от генератора тактовых импульсов прямоугольной формы и два конъюнктора. Этот вход большую часть времени не активен (равен 0). Это значит, что сигналы с двух конъюнкторов, поступающие на схему асинхронного RS-триггера равны 0 (R=0 и S=0), следовательно, выход триггера не изменяется (Q=0). Когда на синхронизирующий вход поступает 1, действие конъюнкторов исчезает и значение на выходе Q становится зависимым от комбинации S и R. 

Как вы уже успели обратить внимание, обе схемы RS-триггеров обладают существенным недостатком – это неопределенность, возникающая при S=1 и R=1. Естественно при конструировании схем памяти следует исключить появление любых видов неопределенности способных снизить эффективность устройства. Для этого используют синхронные D-триггеры (рис. 2.4). 

Входной сигнал в нижний конъюнктор всегда является обратным по отношению к входному сигналу верхнего конъюнктора, а значит ситуация, когда оба входа равны 1, просто невозможна. Когда D=1 и С=1 триггер переходит в состояние Q=1, а когда D=0 и С=1 триггер переходит в состояние Q=0. Таким образом, при поступлении на вход С единицы происходит запоминание триггером значения, которое поступает на D вход. D-триггер представляет собой простейшую схему памяти емкостью 1 бит. Значение, сохраненное в триггере всегда доступно на Q выходе.



Рис. 2.4. Синхронный D-триггер.

Необходимо отметить, что все не так просто. Дело в том, что запоминание происходит не тогда, когда синхронизирующий сигнал равен 1, а во время перехода синхронизирующего сигнала с 0 на 1 (нарастающий фронт сигнала) или с 1 на 0 (задний фронт сигнала). Более того, если посмотреть на стробирующий вход вообще может показаться, что на C никогда не придет 1, т.к. конъюнкция двух противоположных сигналов (0 и 1 или 1 и 0) всегда равна нулю. При прохождении сигнала от генератора через инвертор происходит небольшая задержка, благодаря этой задержке схема и работает (т.е. не обнуляет сигнал при наличии импульса или его отсутствии). Время задержки инвертора различается в зависимости от его типа и составляет, как правило, 5 нс и меньше. Поэтому D-триггер начинает работу с небольшой задержкой после нарастающего фронта синхроимпульса. В памяти со временем цикла 50 нс импульс, активизирующий триггер в 5 нс достаточно короткий (меньше на порядок). Поэтому этот триггер и называется D-триггером (D значит Delay - задержка).

ПРИМЕЧАНИЕ

При прохождении сигнала по проводникам также существует задержка, но распространяется сигнал, как известно, со скоростью света и если, например, физическое расстояние между синхронизирующим входом и входом инвертора 20 микрон, то задержка будет 0,0001 нс

 

а) б)

Рис. 2.5. Условные обозначения синхронных D-триггеров

Условные обозначения стандартных D-триггеров показаны на рис. 2.5. Синхронизирующий вход выделен треугольником (часто он обозначается еще буквами CK – от англ. cлова clock). На рис. 2.5 (а) изображен триггер, изменяющий состояние на возрастающем фронте синхроимпульса (переход от 0 до 1), а на рис. 2.5 (б) на ниспадающем (переход от 1 до 0).


Лекция добавлена 28.02.2013 в 03:25:44